アルテラ、最新検証ツールでFPGAおよびSoCの高速シリアル・トランシーバの評価を効率化
[14/01/28]
提供元:PRTIMES
提供元:PRTIMES
「JNEyeリンク解析ツール」により、トランシーバ・リンクのチャネル特性の迅速なシミュレーションおよび確認が可能に
プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション(本社:米国カリフォルニア州サンノゼ、社長、CEO 兼会長:ジョン・デイナ、日本法人:東京都新宿区、代表取締役社長:ハンス・チュアン、NASDAQ:ALTR 以下、アルテラ)は、米国時間1月27日、「JNEyeリンク分析ツール」をリリースし、同社の検証およびボード・レベル・デザイン・ツール群を補完したことを発表しました。
JNEyeにより、アルテラのFPGAおよびSoCにおける高速シリアル・リンク性能を迅速にかつ容易に評価することが可能になります。このツールは、タイム・ドメイン波形ベース・シミュレータの精度と統計リンク・シミュレータの迅速性を兼ね備えており、新しいハイブリッド・ビヘイビア・シミュレーションのパラダイムを形成します。JNEyeツールは、アルテラのGeneration 10製品ポートフォリオをサポートするために最適化されており、FPGAやSoCのアルテラの次世代トランシーバのリンク性能を評価するためのプラットフォームをユーザーに提供します。
アルテラ フェローのマイク・ペン・リー博士(Dr. Mike Peng Li) は、「当社は、お客様が当社のFPGAやSoCがお客様のシステムでどのように動作するのかを迅速にシミュレート、検証できる包括的なシステムレベル設計ツール群を提供します。JNEyeリンク解析ツールは、このソリューションの最新の製品です。JNEyeを使用することで、設計者はボードレベルで当社のトランシーバの性能を迅速に把握し、当社のデバイスがシステム内の他のデバイスとどのように相互動作するかを性格に認識することができます」と述べています。
JNEyeツールは、プロセス、電圧、および温度(PVT)の変動を正確に考慮するデバイス特性評価モデルを統合したハイブリッド・モデリング手法を実現します。このツールは、業界標準モデルを使用した他の方法では不可能である実環境のシミュレーション精度を提供することで、シリアル・リンク・トランシーバの評価を容易にします。JNEyeは、アルテラのFPGAおよび他のトランスミッタまたはレシーバとの間のシリアル・リンクを評価することができ、IBIS -AMIデバイス・モデルとのリンク・シミュレーションをサポートしています。JNEyeリンク解析ツールにより、設計者は目標のビットエラーレートに対して最適化されたトランスミッタおよびレシーバのイコライゼーション設定を迅速に得ることができます。また、当ツールは、デバッグおよび検証を支援するためのポスト設計支援ツールとして使用することもできます。
JNEyeツールは、 Quartus II 開発ソフトウェア環境に含まれるアルテラの検証およびボードレベル設計ツール群の一部です。このツール群により、設計者は分析データを解釈し、実環境条件下でシステムの性能を監視することを可能にします。 JNEyeツールは、現在、 28nm Stratix V とArria V FPGAのほか、 20nm Arria 10 FPGAおよびSoCをサポートしています。当ツールを使用することで、Arria 10デバイスを利用したボードのシステム設計を迅速に検証することが可能になります。
価格と出荷時期
JNEyeリンク解析ツールは、すでにダウンロードにて提供開始していますが、ご利用にはQuartus II 開発ソフトウェアバージョン13.1のサブスクリプション・エディションのライセンスを必要とします。アルテラのQuartus II 開発ソフトウェアの年間ソフトウェア・サブスクリプション費用は2,995ドル(ノード・ロックPCライセンス時)で、アルテラのeStoreにて販売されています。JNEyeツールを使用した、高速リンクのモデリングとシミュレーション方法について解説しているホワイトペーパー(英語)もご覧いただけます。詳細については、 www.altera.co.jpをご覧いただくか、アルテラの販売代理店にお問い合わせください。
アルテラ・コーポレーションについて
アルテラ・コーポレーションは、プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーです。1983 年にシリコンバレーで創業した世界で最初のファブレス企業であり、1988 年に NASDAQ に上場しました。FPGA、SoC、CPLD、ASIC など、カスタム・ロジックの分野におけるテクノロジ・リーダーとして高成長を続け、顧客企業のイノベーションに貢献しています。世界各国に拠点を持ち、日本法人である日本アルテラ株式会社は 1990 年に設立されました。顧客志向のソリューションが高く評価され、日本における PLD 市場でトップシェアを維持しています。
アルテラの FPGA/CPLD、ASIC に関する詳細情報は、同社ウェブ・サイト(www.altera.co.jp)をご覧ください。Facebook、Twitter、LinkedIn、Google+、RSS でも情報提供を行っています。
ALTERA, ARRIA, CYCLONE, ENPIRION、MAX, MEGACORE、NIOS, QUARTUS, STRATIX の製品名ならびにロゴは、アルテラ・コーポレーションの米国およびその他の国における登録商標です。商標またはサービス・マークとして記載されている製品名ならびにロゴはすべて、http://www.altera.com/legal に記載されているとおり、各所有企業に帰属します。
プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション(本社:米国カリフォルニア州サンノゼ、社長、CEO 兼会長:ジョン・デイナ、日本法人:東京都新宿区、代表取締役社長:ハンス・チュアン、NASDAQ:ALTR 以下、アルテラ)は、米国時間1月27日、「JNEyeリンク分析ツール」をリリースし、同社の検証およびボード・レベル・デザイン・ツール群を補完したことを発表しました。
JNEyeにより、アルテラのFPGAおよびSoCにおける高速シリアル・リンク性能を迅速にかつ容易に評価することが可能になります。このツールは、タイム・ドメイン波形ベース・シミュレータの精度と統計リンク・シミュレータの迅速性を兼ね備えており、新しいハイブリッド・ビヘイビア・シミュレーションのパラダイムを形成します。JNEyeツールは、アルテラのGeneration 10製品ポートフォリオをサポートするために最適化されており、FPGAやSoCのアルテラの次世代トランシーバのリンク性能を評価するためのプラットフォームをユーザーに提供します。
アルテラ フェローのマイク・ペン・リー博士(Dr. Mike Peng Li) は、「当社は、お客様が当社のFPGAやSoCがお客様のシステムでどのように動作するのかを迅速にシミュレート、検証できる包括的なシステムレベル設計ツール群を提供します。JNEyeリンク解析ツールは、このソリューションの最新の製品です。JNEyeを使用することで、設計者はボードレベルで当社のトランシーバの性能を迅速に把握し、当社のデバイスがシステム内の他のデバイスとどのように相互動作するかを性格に認識することができます」と述べています。
JNEyeツールは、プロセス、電圧、および温度(PVT)の変動を正確に考慮するデバイス特性評価モデルを統合したハイブリッド・モデリング手法を実現します。このツールは、業界標準モデルを使用した他の方法では不可能である実環境のシミュレーション精度を提供することで、シリアル・リンク・トランシーバの評価を容易にします。JNEyeは、アルテラのFPGAおよび他のトランスミッタまたはレシーバとの間のシリアル・リンクを評価することができ、IBIS -AMIデバイス・モデルとのリンク・シミュレーションをサポートしています。JNEyeリンク解析ツールにより、設計者は目標のビットエラーレートに対して最適化されたトランスミッタおよびレシーバのイコライゼーション設定を迅速に得ることができます。また、当ツールは、デバッグおよび検証を支援するためのポスト設計支援ツールとして使用することもできます。
JNEyeツールは、 Quartus II 開発ソフトウェア環境に含まれるアルテラの検証およびボードレベル設計ツール群の一部です。このツール群により、設計者は分析データを解釈し、実環境条件下でシステムの性能を監視することを可能にします。 JNEyeツールは、現在、 28nm Stratix V とArria V FPGAのほか、 20nm Arria 10 FPGAおよびSoCをサポートしています。当ツールを使用することで、Arria 10デバイスを利用したボードのシステム設計を迅速に検証することが可能になります。
価格と出荷時期
JNEyeリンク解析ツールは、すでにダウンロードにて提供開始していますが、ご利用にはQuartus II 開発ソフトウェアバージョン13.1のサブスクリプション・エディションのライセンスを必要とします。アルテラのQuartus II 開発ソフトウェアの年間ソフトウェア・サブスクリプション費用は2,995ドル(ノード・ロックPCライセンス時)で、アルテラのeStoreにて販売されています。JNEyeツールを使用した、高速リンクのモデリングとシミュレーション方法について解説しているホワイトペーパー(英語)もご覧いただけます。詳細については、 www.altera.co.jpをご覧いただくか、アルテラの販売代理店にお問い合わせください。
アルテラ・コーポレーションについて
アルテラ・コーポレーションは、プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーです。1983 年にシリコンバレーで創業した世界で最初のファブレス企業であり、1988 年に NASDAQ に上場しました。FPGA、SoC、CPLD、ASIC など、カスタム・ロジックの分野におけるテクノロジ・リーダーとして高成長を続け、顧客企業のイノベーションに貢献しています。世界各国に拠点を持ち、日本法人である日本アルテラ株式会社は 1990 年に設立されました。顧客志向のソリューションが高く評価され、日本における PLD 市場でトップシェアを維持しています。
アルテラの FPGA/CPLD、ASIC に関する詳細情報は、同社ウェブ・サイト(www.altera.co.jp)をご覧ください。Facebook、Twitter、LinkedIn、Google+、RSS でも情報提供を行っています。
ALTERA, ARRIA, CYCLONE, ENPIRION、MAX, MEGACORE、NIOS, QUARTUS, STRATIX の製品名ならびにロゴは、アルテラ・コーポレーションの米国およびその他の国における登録商標です。商標またはサービス・マークとして記載されている製品名ならびにロゴはすべて、http://www.altera.com/legal に記載されているとおり、各所有企業に帰属します。