SEOに関連するニュースリリースを公開しております。
最新のサービス情報を、御社のプロモーション・マーケティング戦略の新たな選択肢としてご活用下さい。
ザイリンクス株式会社、2 月 25 日に 9 回目となる「Xilinx All Programmable Day」をエッチ・ディー・ラボと共同で開催
[15/02/20]
提供元：PRTIMES
提供元：PRTIMES
All Programmable ソリューションを実現する Vivado Design Suite の基礎編から活用実践編まで、最新の設計手法を効果的に習得
ザイリンクス社の日本法人ザイリンクス株式会社 (東京都品川区、代表取締役社長 サム ローガン) は、2 月 25 日 (水) にザイリンクス トレーニング イベント「第 9 回 Xilinx All Programmable Day」を東京コンファレンス・センター品川で開催する。ザイリンクス認定トレーニング パートナーである株式会社エッチ・ディー・ラボと共同で開催する 第 9 回 Xilinx All Programmable Day においてザイリンクスは、より高い生産性を実現するザイリンクスの All Programmable の設計環境を支える Vivado(R) Design Suite の基礎編からすぐに実践に取り組むことができる活用実践編まで、トラックを 3 つに分けてトレーニングを提供する。経験豊かな講師陣によるトレーニングを 1 日に集中して行うため、受講者は Vivado Design Suite を用いた最新の設計手法を効果的に習得することが可能となる。
■トラック A : Xilinx FPGA 向け RTL 設計スタイルガイドセミナー
半導体メーカーや電子機器製造会社が蓄積してきた記述スタイルを一般化した「RTL 設計スタイルガイド」を理解することにより、FPGA 設計向けに品質の高い設計物を得るための設計手法を習得。ザイリンクスが推奨する「UltraFast™ 設計手法」のノウハウと併せて、FPGA 設計手法や具体的な回路および記述例を分かりやすく説明。
■トラック B : Vivado Design Suite を使用した Artix(R)-7 FPGA設計、開発入門
ザイリンクス Artix-7 FPGAの基本的なアーキテクチャおよび Vivado Design Suite を使った基本的なザイリンクスのデザイン フローを説明。プロジェクトの作成からIP のインスタンシエート、ピン割り当て、基本的な XDC タイミング制約の設定を行い、効率的な FPGA デザインを構築する。また、Artix-7 FPGA ファミリを搭載した NEXYS4 ボードを使用して自身で設計したデザインをダウンロードするところまで体験できる。
■トラック C : Zynq(R)-7000 All Programmable SoC を使用した画像フィルタの設計
Aptina 社製イメージ センサー モジュールおよび Zynq-7000 All Programmable SoC を搭載した アヴネット製 FPGA ボード (Zedboard) を使用したカメラシステムを例に、最適な画像フィルタ処理 (FIR フィルタ) 回路の設計方法についてポイントを説明。また、Vivado HLS による高位合成の適用で可能となる、アルゴリズム検証から IP 化までを「非」 HDLで行う方法も併せて説明。
■第 9 回 Xilinx All Programmable Day 開催概要
主催 : ザイリンクス株式会社、株式会社エッチ・ディー・ラボ
日時 : 2 月 25 日 (水) 10:00 〜 17:30
会場 : 東京コンファレンス・センター品川
定員 : 300 名
各トラック定員 : 100 名
登録 : 事前登録制
受講料 : 42,000 円 (税別) (昼食付き)
第 9 回 Xilinx All Programmable Day の詳細は、http://japan.xilinx.com/japan/events/2015/all-programmable-day-9th/index.htm を参照されたい。
■ザイリンクスについて
ザイリンクスは、All Programmable FPGA および SoC、3D IC の世界的なリーディング プロバイダである。業界をリードするこれらデバイスを次世代設計環境および IP とともに提供することで、プログラマブル ロジックからプログラマブル システム インテグレーションまで、幅広いユーザー ニーズに応える。詳しい情報は、ウェブサイト japan.xilinx.com で公開している。
※ザイリンクスの名称およびロゴ、Artix、ISE、Kintex、Spartan、Virtex、Vivado、Zynq、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。
下記のザイリンクス株式会社ウェブサイトもご参照ください。
・ トップページ : http://japan.xilinx.com/index.htm
・ プレスリリース (日本語) : http://japan.xilinx.com/japan/j_prs_rls/
・ このリリースの全文は次の URL を参照のこと :
http://japan.xilinx.com/japan/j_prs_rls/2015/events/all-programmable-day-9th.htm
ザイリンクス社の日本法人ザイリンクス株式会社 (東京都品川区、代表取締役社長 サム ローガン) は、2 月 25 日 (水) にザイリンクス トレーニング イベント「第 9 回 Xilinx All Programmable Day」を東京コンファレンス・センター品川で開催する。ザイリンクス認定トレーニング パートナーである株式会社エッチ・ディー・ラボと共同で開催する 第 9 回 Xilinx All Programmable Day においてザイリンクスは、より高い生産性を実現するザイリンクスの All Programmable の設計環境を支える Vivado(R) Design Suite の基礎編からすぐに実践に取り組むことができる活用実践編まで、トラックを 3 つに分けてトレーニングを提供する。経験豊かな講師陣によるトレーニングを 1 日に集中して行うため、受講者は Vivado Design Suite を用いた最新の設計手法を効果的に習得することが可能となる。
■トラック A : Xilinx FPGA 向け RTL 設計スタイルガイドセミナー
半導体メーカーや電子機器製造会社が蓄積してきた記述スタイルを一般化した「RTL 設計スタイルガイド」を理解することにより、FPGA 設計向けに品質の高い設計物を得るための設計手法を習得。ザイリンクスが推奨する「UltraFast™ 設計手法」のノウハウと併せて、FPGA 設計手法や具体的な回路および記述例を分かりやすく説明。
■トラック B : Vivado Design Suite を使用した Artix(R)-7 FPGA設計、開発入門
ザイリンクス Artix-7 FPGAの基本的なアーキテクチャおよび Vivado Design Suite を使った基本的なザイリンクスのデザイン フローを説明。プロジェクトの作成からIP のインスタンシエート、ピン割り当て、基本的な XDC タイミング制約の設定を行い、効率的な FPGA デザインを構築する。また、Artix-7 FPGA ファミリを搭載した NEXYS4 ボードを使用して自身で設計したデザインをダウンロードするところまで体験できる。
■トラック C : Zynq(R)-7000 All Programmable SoC を使用した画像フィルタの設計
Aptina 社製イメージ センサー モジュールおよび Zynq-7000 All Programmable SoC を搭載した アヴネット製 FPGA ボード (Zedboard) を使用したカメラシステムを例に、最適な画像フィルタ処理 (FIR フィルタ) 回路の設計方法についてポイントを説明。また、Vivado HLS による高位合成の適用で可能となる、アルゴリズム検証から IP 化までを「非」 HDLで行う方法も併せて説明。
■第 9 回 Xilinx All Programmable Day 開催概要
主催 : ザイリンクス株式会社、株式会社エッチ・ディー・ラボ
日時 : 2 月 25 日 (水) 10:00 〜 17:30
会場 : 東京コンファレンス・センター品川
定員 : 300 名
各トラック定員 : 100 名
登録 : 事前登録制
受講料 : 42,000 円 (税別) (昼食付き)
第 9 回 Xilinx All Programmable Day の詳細は、http://japan.xilinx.com/japan/events/2015/all-programmable-day-9th/index.htm を参照されたい。
■ザイリンクスについて
ザイリンクスは、All Programmable FPGA および SoC、3D IC の世界的なリーディング プロバイダである。業界をリードするこれらデバイスを次世代設計環境および IP とともに提供することで、プログラマブル ロジックからプログラマブル システム インテグレーションまで、幅広いユーザー ニーズに応える。詳しい情報は、ウェブサイト japan.xilinx.com で公開している。
※ザイリンクスの名称およびロゴ、Artix、ISE、Kintex、Spartan、Virtex、Vivado、Zynq、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。
下記のザイリンクス株式会社ウェブサイトもご参照ください。
・ トップページ : http://japan.xilinx.com/index.htm
・ プレスリリース (日本語) : http://japan.xilinx.com/japan/j_prs_rls/
・ このリリースの全文は次の URL を参照のこと :
http://japan.xilinx.com/japan/j_prs_rls/2015/events/all-programmable-day-9th.htm
SEO関連
