SEOに関連するニュースリリースを公開しております。
最新のサービス情報を、御社のプロモーション・マーケティング戦略の新たな選択肢としてご活用下さい。
アルテラ、Quartus II 開発ソフトウェア v14.1 をリリース
[14/12/16]
提供元：PRTIMES
提供元：PRTIMES
〜ハード化されたフローティングポイント DSP ブロックを備える業界初の FPGA により TFLOPS のDSP性能を実現〜
プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション（本社：米国カリフォルニア州サンノゼ、社長、CEO 兼会長：ジョン・デイナ、日本法人：東京都新宿区、代表取締役社長：ハンス・チュアン、NASDAQ：ALTR 以下、アルテラ）は、米国時間12月15日 （日本時間：12月16 日）、 FPGA業界で唯一、ハードウェア化されたフローティングポイントDSPブロックを備え、ARM プロセッサを搭載した20nm SoC FPGAであるArria(R) 10 FPGA & SoCをサポートする、 「Quartus(R) II 開発ソフトウェア v14.1」をリリースしたことを発表しました。
Quartus II 開発ソフトウェアの最新バージョンは、Arria 10 FPGA & SoC に統合されるハードウェア化されたフローティングポイントDSPブロックをサポートしています。Quartus II 開発ソフトウェアのユーザーは、3つの独自のDSPデザイン・エントリー・フローから一つを選択し、最大で業界最高水準の1.5 TFLOPSのDSP 性能を得ることができます。また、Quartus II 開発ソフトウェアの最新バージョンには、Arria 10 FPGA & SoCの設計時間を短縮し、設計者の生産性を向上させる最適化機能が複数含まれています。
Arria 10 FPGA & SoCに統合された、IEEE 754準拠のフローティングポイントDSPブロックは、卓越したDSP性能、生産性、およびロジック効率を提供します。ハードウェア化されたフローティングポイントDSPブロック向けに複数のデザイン・エントリー・オプションを持つQuartus II 開発ソフトウェア v14.1の先進的なツール・フローにより、ユーザーは高性能コンピューティング（HPC)、レーダー、科学および医療画像処理などの高い演算能力が求められる幅広いアプリケーションに対応するソリューションを迅速に設計し、導入することができます。これらのデザイン・フローには、ソフトウエア・プログラマ向けのOpenCL、モデルベース・デザイン設計者向けのDSP Builder、および従来のFPGA設計者向けのハードウェア記述言語（HDL）フローが含まれます。ハードロジック化されたフローティングポイントDSPブロックは、ソフトロジック実装と異なり、貴重なロジック・リソースをフローティングポイントの演算に使う必要がありません。
Quartus II v14.1 のその他の新機能
・拡張されたDSE II（Design Space Explorer II）ツール：タイミング・クロージャを高速化する過程で、リアルタイムのステータスおよびレポートをユーザーに提供し、そのデーターを基に、コンピュート・ファームで同時に生成される複数のコンパイルを並べて比較することが可能になります。
・最適化かつ集約化されたIPカタログ、および改善されたGUI （Graphical User Interface）：1つの場所から、すべてのカスタムIPを保存し、容易に検索することが可能になります。
・アルテラの新製品である不揮発性 MAX(R) 10 FPGA のサポート：デュアル・コンフィギュレーション・フラッシュ・メモリ、アナログ、およびエンベデッド・プロセッシング機能を統合するスモール・フォーム・ファクタ、低コスト、インスタント・オンのプログラマブル・ロジック・デバイスを新たにサポートします。
・ボードレベルのデザインおよびプランニングを一層簡素化する、機能拡張されたJNEye シリアル・リンク解析ツール：JNEye リンク解析ツールと Arria 10 シリコン・モデルを組み合わせることで、伝送線路モデルのシミュレーションを実行し、Arria 10 デザインにおける挿入損失とクロストーク・パラメータを推測することが可能になります。
Quarus II ソフトウェア v14.1 の最新機能に関するその他の情報は、「 Quartus II 開発ソフトウェアの新機能」のウェブページに掲載されています。
価格と出荷時期
Quartus II 開発ソフトウェア v14.1のサブスクリプション・エディションおよび無償のウェブ・エディションは、アルテラのウェブ・サイトから入手可能です。 アルテラのソフトウェア・サブスクリプション・プログラムは、ライセンス料とメンテナンス料を合わせて年間費用として支払うことができるように簡素化されています。サブスクリプション契約者には、Quartus II 開発ソフトウェア、「ModelSim(R) Altera Starter Edition」、アルテラのIPコアで最もよく利用されているIPコアで構成される「IP Base Suite」の全ライセンスが提供されます。年間費用は、米国内販売価格 2,995 ドル（ノード・ロック PC ライセンス時） で、アルテラのeStoreからご購入いただけます。
アルテラ・コーポレーションについて
アルテラ・コーポレーションは、プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーです。1983 年にシリコンバレーで創業した世界で最初のファブレス企業であり、1988 年に NASDAQ に上場しました。FPGA、SoC、CPLD、ASIC および電源をはじめとする関連技術を提供し、カスタム・ロジックの分野におけるテクノロジ・リーダーとして高成長を続け、顧客企業のイノベーションに貢献しています。世界各国に拠点を持ち、日本法人である日本アルテラ株式会社は 1990 年に設立されました。顧客志向のソリューションが高く評価され、日本における PLD 市場でトップシェアを維持しています。
ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE、NIOS, QUARTUS, STRATIX の製品名ならびにロゴは、アルテラ・コーポレーションの米国およびその他の国における登録商標です。商標またはサービス・マークとして記載されている製品名ならびにロゴはすべて、http://www.altera.com/legal に記載されているとおり、各所有企業に帰属します。
プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーであるアルテラ・コーポレーション（本社：米国カリフォルニア州サンノゼ、社長、CEO 兼会長：ジョン・デイナ、日本法人：東京都新宿区、代表取締役社長：ハンス・チュアン、NASDAQ：ALTR 以下、アルテラ）は、米国時間12月15日 （日本時間：12月16 日）、 FPGA業界で唯一、ハードウェア化されたフローティングポイントDSPブロックを備え、ARM プロセッサを搭載した20nm SoC FPGAであるArria(R) 10 FPGA & SoCをサポートする、 「Quartus(R) II 開発ソフトウェア v14.1」をリリースしたことを発表しました。
Quartus II 開発ソフトウェアの最新バージョンは、Arria 10 FPGA & SoC に統合されるハードウェア化されたフローティングポイントDSPブロックをサポートしています。Quartus II 開発ソフトウェアのユーザーは、3つの独自のDSPデザイン・エントリー・フローから一つを選択し、最大で業界最高水準の1.5 TFLOPSのDSP 性能を得ることができます。また、Quartus II 開発ソフトウェアの最新バージョンには、Arria 10 FPGA & SoCの設計時間を短縮し、設計者の生産性を向上させる最適化機能が複数含まれています。
Arria 10 FPGA & SoCに統合された、IEEE 754準拠のフローティングポイントDSPブロックは、卓越したDSP性能、生産性、およびロジック効率を提供します。ハードウェア化されたフローティングポイントDSPブロック向けに複数のデザイン・エントリー・オプションを持つQuartus II 開発ソフトウェア v14.1の先進的なツール・フローにより、ユーザーは高性能コンピューティング（HPC)、レーダー、科学および医療画像処理などの高い演算能力が求められる幅広いアプリケーションに対応するソリューションを迅速に設計し、導入することができます。これらのデザイン・フローには、ソフトウエア・プログラマ向けのOpenCL、モデルベース・デザイン設計者向けのDSP Builder、および従来のFPGA設計者向けのハードウェア記述言語（HDL）フローが含まれます。ハードロジック化されたフローティングポイントDSPブロックは、ソフトロジック実装と異なり、貴重なロジック・リソースをフローティングポイントの演算に使う必要がありません。
Quartus II v14.1 のその他の新機能
・拡張されたDSE II（Design Space Explorer II）ツール：タイミング・クロージャを高速化する過程で、リアルタイムのステータスおよびレポートをユーザーに提供し、そのデーターを基に、コンピュート・ファームで同時に生成される複数のコンパイルを並べて比較することが可能になります。
・最適化かつ集約化されたIPカタログ、および改善されたGUI （Graphical User Interface）：1つの場所から、すべてのカスタムIPを保存し、容易に検索することが可能になります。
・アルテラの新製品である不揮発性 MAX(R) 10 FPGA のサポート：デュアル・コンフィギュレーション・フラッシュ・メモリ、アナログ、およびエンベデッド・プロセッシング機能を統合するスモール・フォーム・ファクタ、低コスト、インスタント・オンのプログラマブル・ロジック・デバイスを新たにサポートします。
・ボードレベルのデザインおよびプランニングを一層簡素化する、機能拡張されたJNEye シリアル・リンク解析ツール：JNEye リンク解析ツールと Arria 10 シリコン・モデルを組み合わせることで、伝送線路モデルのシミュレーションを実行し、Arria 10 デザインにおける挿入損失とクロストーク・パラメータを推測することが可能になります。
Quarus II ソフトウェア v14.1 の最新機能に関するその他の情報は、「 Quartus II 開発ソフトウェアの新機能」のウェブページに掲載されています。
価格と出荷時期
Quartus II 開発ソフトウェア v14.1のサブスクリプション・エディションおよび無償のウェブ・エディションは、アルテラのウェブ・サイトから入手可能です。 アルテラのソフトウェア・サブスクリプション・プログラムは、ライセンス料とメンテナンス料を合わせて年間費用として支払うことができるように簡素化されています。サブスクリプション契約者には、Quartus II 開発ソフトウェア、「ModelSim(R) Altera Starter Edition」、アルテラのIPコアで最もよく利用されているIPコアで構成される「IP Base Suite」の全ライセンスが提供されます。年間費用は、米国内販売価格 2,995 ドル（ノード・ロック PC ライセンス時） で、アルテラのeStoreからご購入いただけます。
アルテラ・コーポレーションについて
アルテラ・コーポレーションは、プログラマブル・ロジック・ソリューションの世界的リーディング・カンパニーです。1983 年にシリコンバレーで創業した世界で最初のファブレス企業であり、1988 年に NASDAQ に上場しました。FPGA、SoC、CPLD、ASIC および電源をはじめとする関連技術を提供し、カスタム・ロジックの分野におけるテクノロジ・リーダーとして高成長を続け、顧客企業のイノベーションに貢献しています。世界各国に拠点を持ち、日本法人である日本アルテラ株式会社は 1990 年に設立されました。顧客志向のソリューションが高く評価され、日本における PLD 市場でトップシェアを維持しています。
ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE、NIOS, QUARTUS, STRATIX の製品名ならびにロゴは、アルテラ・コーポレーションの米国およびその他の国における登録商標です。商標またはサービス・マークとして記載されている製品名ならびにロゴはすべて、http://www.altera.com/legal に記載されているとおり、各所有企業に帰属します。
SEO関連
