SEOに関連するニュースリリースを公開しております。
最新のサービス情報を、御社のプロモーション・マーケティング戦略の新たな選択肢としてご活用下さい。
ザイリンクス、56Gbps PAM4 トランシーバー テクノロジのデモンストレーションを実施
[16/03/17]
提供元：PRTIMES
提供元：PRTIMES
次世代の高密度 400G ポートおよびテラビット インターフェイスに対応、次なるイーサネット展開を可能に
[画像: http://prtimes.jp/i/5196/146/resize/d5196-146-303826-1.jpg ]
ザイリンクス社 (本社 : 米国カリフォルニア州サンノゼ、NASDAQ : XLNX) は 3 月 10 日 (米国時間)、PAM4 (4 値パルス振幅変調) 転送方式を使用して 56Gbps トランシーバー テクノロジを実装した 16nm FinFET+ ベースのプログラマブル デバイスを開発したと発表した。PAM4 は、次世代ライン レートに対応できる最もスケーラブルな信号プロトコルとして業界から評価されている。既存インフラの帯域幅を 2 倍にすることを可能にする PAM4 ソリューションは、光インターコネクトや銅インターコネクトに対応する次なるイーサネットの展開に貢献する。PAM4 の汎用化に先駆けて、ザイリンクスは現在、プロバイダーやエコシステム メンバーが PAM4 への移行について理解を深め、また、移行の準備ができるよう、56G テクノロジによるイノベーションの紹介とデモンストレーションを実施している。
ザイリンクスで SerDes テクノロジ グループ担当バイス プレジデントを務めるケン チャン (Ken Chang) は、「我々のお客様はすでに、次世代のアプリケーション開発を加速させる方法を待ち望んでいます。ザイリンクスは、お客様が自社の設計を変える準備ができるよう、56G PAM4 テクノロジ ソリューションの認知度を高めなければならないと考えています。ザイリンクスの 56G トランシーバー テクノロジを紹介することができ、うれしく思います」と述べている。
クラウド コンピューティングやインダストリアル IoT (I-IoT)、ソフトウェア定義のネットワークなどのトレンドは、絶えず高帯域幅を求め続けているため、テクノロジ イノベーションにより 50G、100G、400G ポート、さらにはテラビット インターフェイスへと拡張することで、ビットあたりのコストや電力を増加させずにポート密度を最大限に高める必要性が求められている。現在求められている帯域幅に応えるためには、次世代の標準ライン レートが不可欠である。ザイリンクスは現在、OIF (Optical Internetworking Forum) と IEEE (Institute of Electrical and Electronics Engineers) の両組織において、56G PAM4 の標準化活動に積極的に取り組んでいる。ザイリンクスの 56G PAM4 トランシーバー テクノロジは、次世代のライン レートで従来のデータ転送を行う場合の物理的な限界 (インサーション ロスやクロストークなど) を解消するために開発された。56G PAM4 トランシーバー テクノロジは、チップ間、モジュール、ダイレクト アタッチ ケーブル、バックプレーンといった各アプリケーション向けの銅インターコネクトおよび光インターコネクトをサポートする。これにより、テラビットを超えるラインカードや 400G からテラビットのシャーシ バックプレーンに対応する次世代のシステム設計が実現される。
16nm FinFET+ 対応の PAM4 デバイスを準備するために、ザイリンクスは TSMC と提携している。TSMC North America 社のバイス プレジデントであるサジフ ダラル (Sajiv Dalal) 氏は、「このトランシーバーの開発は、ザイリンクスとの長期にわたる有益な提携において大きな節目となります。TSMC はハイパフォーマンス コンピューティングへの取り組みに協力しており、今月下旬に行われるザイリンクスのテクノロジ リーダーシップのデモンストレーションを楽しみにしています」と述べている。
ザイリンクスは、2016 年 3 月 22 日から 24 日にかけてカリフォルニア州アナハイムで開催される OFC ショー (ブース 3457) で 56G PAM4 トランシーバー テクノロジのデモンストレーションを実施する。Xilinx 56G トランシーバー テクノロジの詳細については、http://japan.xilinx.com/products/technology/high-speed-serial/56g.html をご覧いただきたい。
ザイリンクスについて
ザイリンクスは、All Programmable FPGA、SoC、MPSoC、3D IC の世界的なリーディング プロバイダーである。ソフトウェア定義でハードウェアが最適化されたアプリケーションを可能にすることによって、クラウド コンピューティング、SDN/NFV、ビデオ / ビジョン、インダストリアル IoT および 5G ワイヤレスなどの分野に飛躍的進歩をもたらす。詳しい情報は、ウェブサイト japan.xilinx.com で公開している。
※ ザイリンクスの名称およびロゴ、Artix、ISE、Kintex、Spartan、Virtex、Vivado、Zynq、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。
■ 下記のザイリンクス株式会社ウェブサイトもご参照ください。
・トップページ : http://japan.xilinx.com/index.htm
・プレスリリース (日本語) : http://japan.xilinx.com/japan/j_prs_rls/
・このリリースの全文は次の URL を参照のこと :
http://japan.xilinx.com/japan/j_prs_rls/2016/events/demonstrates-56g-pam4-transceiver.htm
[画像: http://prtimes.jp/i/5196/146/resize/d5196-146-303826-1.jpg ]
ザイリンクス社 (本社 : 米国カリフォルニア州サンノゼ、NASDAQ : XLNX) は 3 月 10 日 (米国時間)、PAM4 (4 値パルス振幅変調) 転送方式を使用して 56Gbps トランシーバー テクノロジを実装した 16nm FinFET+ ベースのプログラマブル デバイスを開発したと発表した。PAM4 は、次世代ライン レートに対応できる最もスケーラブルな信号プロトコルとして業界から評価されている。既存インフラの帯域幅を 2 倍にすることを可能にする PAM4 ソリューションは、光インターコネクトや銅インターコネクトに対応する次なるイーサネットの展開に貢献する。PAM4 の汎用化に先駆けて、ザイリンクスは現在、プロバイダーやエコシステム メンバーが PAM4 への移行について理解を深め、また、移行の準備ができるよう、56G テクノロジによるイノベーションの紹介とデモンストレーションを実施している。
ザイリンクスで SerDes テクノロジ グループ担当バイス プレジデントを務めるケン チャン (Ken Chang) は、「我々のお客様はすでに、次世代のアプリケーション開発を加速させる方法を待ち望んでいます。ザイリンクスは、お客様が自社の設計を変える準備ができるよう、56G PAM4 テクノロジ ソリューションの認知度を高めなければならないと考えています。ザイリンクスの 56G トランシーバー テクノロジを紹介することができ、うれしく思います」と述べている。
クラウド コンピューティングやインダストリアル IoT (I-IoT)、ソフトウェア定義のネットワークなどのトレンドは、絶えず高帯域幅を求め続けているため、テクノロジ イノベーションにより 50G、100G、400G ポート、さらにはテラビット インターフェイスへと拡張することで、ビットあたりのコストや電力を増加させずにポート密度を最大限に高める必要性が求められている。現在求められている帯域幅に応えるためには、次世代の標準ライン レートが不可欠である。ザイリンクスは現在、OIF (Optical Internetworking Forum) と IEEE (Institute of Electrical and Electronics Engineers) の両組織において、56G PAM4 の標準化活動に積極的に取り組んでいる。ザイリンクスの 56G PAM4 トランシーバー テクノロジは、次世代のライン レートで従来のデータ転送を行う場合の物理的な限界 (インサーション ロスやクロストークなど) を解消するために開発された。56G PAM4 トランシーバー テクノロジは、チップ間、モジュール、ダイレクト アタッチ ケーブル、バックプレーンといった各アプリケーション向けの銅インターコネクトおよび光インターコネクトをサポートする。これにより、テラビットを超えるラインカードや 400G からテラビットのシャーシ バックプレーンに対応する次世代のシステム設計が実現される。
16nm FinFET+ 対応の PAM4 デバイスを準備するために、ザイリンクスは TSMC と提携している。TSMC North America 社のバイス プレジデントであるサジフ ダラル (Sajiv Dalal) 氏は、「このトランシーバーの開発は、ザイリンクスとの長期にわたる有益な提携において大きな節目となります。TSMC はハイパフォーマンス コンピューティングへの取り組みに協力しており、今月下旬に行われるザイリンクスのテクノロジ リーダーシップのデモンストレーションを楽しみにしています」と述べている。
ザイリンクスは、2016 年 3 月 22 日から 24 日にかけてカリフォルニア州アナハイムで開催される OFC ショー (ブース 3457) で 56G PAM4 トランシーバー テクノロジのデモンストレーションを実施する。Xilinx 56G トランシーバー テクノロジの詳細については、http://japan.xilinx.com/products/technology/high-speed-serial/56g.html をご覧いただきたい。
ザイリンクスについて
ザイリンクスは、All Programmable FPGA、SoC、MPSoC、3D IC の世界的なリーディング プロバイダーである。ソフトウェア定義でハードウェアが最適化されたアプリケーションを可能にすることによって、クラウド コンピューティング、SDN/NFV、ビデオ / ビジョン、インダストリアル IoT および 5G ワイヤレスなどの分野に飛躍的進歩をもたらす。詳しい情報は、ウェブサイト japan.xilinx.com で公開している。
※ ザイリンクスの名称およびロゴ、Artix、ISE、Kintex、Spartan、Virtex、Vivado、Zynq、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。
■ 下記のザイリンクス株式会社ウェブサイトもご参照ください。
・トップページ : http://japan.xilinx.com/index.htm
・プレスリリース (日本語) : http://japan.xilinx.com/japan/j_prs_rls/
・このリリースの全文は次の URL を参照のこと :
http://japan.xilinx.com/japan/j_prs_rls/2016/events/demonstrates-56g-pam4-transceiver.htm
SEO関連
