SEOに関連するニュースリリースを公開しております。
最新のサービス情報を、御社のプロモーション・マーケティング戦略の新たな選択肢としてご活用下さい。
アルチップが開発を支援した、Preferred Networksと神戸大学の『MN-Core(TM)』搭載の「MN-3」がスパコン省電力ランキング「Green500」で世界1位獲得
[20/07/08]
提供元：PRTIMES
提供元：PRTIMES
アルチップ・テクノロジーズ・リミテッド（本社：台湾台北市 CEO：Johnny Shen 以下、アルチップ）は、弊社が開発を支援したディープラーニング・プロセッサー『MN-Core(TM)（エムエヌ・コア）』が、この度、株式会社Preferred Networks（本社：東京都千代田区 代表取締役 最高経営責任者：西川徹 以下、PFN）の計算機クラスタ「MN-3（エムエヌ・スリー）」に搭載され、稼働し始めたことを発表いたします。また、「MN-3」は、2020年6月発表のスーパーコンピュータの省電力ランキング「Green500」で世界1位を獲得しました。
[画像1: https://prtimes.jp/i/53995/2/resize/d53995-2-164628-0.png ]
『MN-Core™』はPFNと国立大学法人 神戸大学（所在地：兵庫県神戸市、学長：武田 廣、以下、神戸大学）により共同開発されたディープラーニング・プロセッサーです。アルチップは自社の持つ高度な先端LSI(大規模集積回路)設計技術によりその要求性能達成に貢献しました。弊社が培ってきた技術は、スーパーコンピュータ、光ネットワーク機器類、AI、仮想通貨のマイニングマシンなど、より高い性能が求められるアプリケーションにおいて、独自のクロック設計及びタイミングクロージング手法により、要件を満たすパフォーマンスを実現しております。
今回の『MN-Core™』開発支援を弾みとして、今後も引き続き先端設計技術を駆使し、高性能なLSIの開発に貢献してまいります。
※MN-Core™は、株式会社Preferred Networksの日本及びその他の国における商標または登録商標です。
ディープラーニング・プロセッサー「MN-Core™（エムエヌ・コア）」
[画像2: https://prtimes.jp/i/53995/2/resize/d53995-2-694929-2.jpg ]
PFNと神戸大学が共同開発した 『MN-Core™』は、800mm^2という巨大なLSIダイ4つを、アルチップ独自のチップ間インターフェース技術を用いて接続し1パッケージ内に実装した革新的な先端LSIです。このLSIの開発において、アルチップは物理設計、試作、量産を担当し、より高い水準の電力性能を持つLSIを生み出すことに成功しました。この高性能プロセッサーは、TSMC（台湾積体電路製造）のプロセスを用いて開発され、内部に512個の演算ブロックを搭載します。ディープラーニング（深層学習）で必要な最適化された行列演算の専用回路を持ち、半精度の浮動小数点数演算で理論上1TFLOPS/W（1W当たりの演算性能）の電力効率を実現します。
計算機クラスタ「MN-3（エムエヌ・スリー）」
[画像3: https://prtimes.jp/i/53995/2/resize/d53995-2-243240-1.jpg ]
PFNの「MN-3」は、『MN-Core™』を計算アクセラレータとして採用した計算機クラスタです。GPGPUを用いた「MN-2」と共存する形でJAMSTEC横浜研究所シミュレータ棟に設置され、第一期構築分として48ノードで稼働しています。
計算ノードにはMN-Coreが4つ搭載され、今回Green500に向けた測定ではそれを40ノード、MN-Coreを計160個使用し、1Wあたりの計算速度は21.11GFLOPSを記録しました。
アルチップの技術について
『MN-Core™』は、フル・レチクル・サイズ（シリコンウエハに転写可能な最大サイズ）一杯にコアを搭載した非常に複雑なLSIです。この巨大LSIを開発するにあたり、いかにして電力を削減し熱対策をするか、組み立て信頼性を担保するか、4つのダイに対して効率よく試験をするかなど、開発経過において数多くの課題が持ち上がりました。「様々な要求や課題に対策をうちつつも、独自技術を用いて、最終的に期待に沿った仕様で完成に至ることができました。」と、弊社CEOのJohnny Shenはコメントしています。
■ユニークなクロック設計技術
→巨大チップにおけるバラつき回避と電力削減に大きく貢献。
■巨大なダイを4つ実装したパッケージ
→サイズが85x85mm、約6,400個のボール数に及び、その巨大パッケージをボードに実装するにあたって、開 発序盤からデイジーチェーンを駆使したメカニカルサンプルを開発し、慎重に実装実験や条件出しを繰り返し、懸念事項を排除。
■演算を司るプロセッサコアの繰り返し構成
→効率よくテストを実施しつつ、解析性やテスト品質を確保するため、本LSIに向けた独自のテスト回路設計を行い、回路冗長化テスト技術でチップの巨大化による歩留まり低下を回避。
■4つのダイ間のインターフェース接続
→アルチップのD2D(die-to-die)独自接続技術採用し、最小エリア及び最小電力で必要な帯域を確保することにも成功。
各社からのコメント
≪株式会社Preferred Networks≫
「アルチップの持つ先端LSI(大規模集積回路)開発技術は、『MN-Core™』開発において大きな役割を担いました。特に、深層学習において必要となる行列計算を高密度・低電圧に実装するための技術は必須でした。PFNはアルチップの協力により開発したMN-Coreを用いて、さらなる深層学習の研究開発を進めていきます。」 （執行役員計算基盤担当VP：土井裕介氏）
≪TSMC（台湾積体電路製造）≫
「日本のディープラーニング技術の研究開発および関連技術の実用化を進めるPFN社のハードウェア戦略の一翼をアルチップ社とともに担い、同チップの製造を担当するファウンドリとして大変光栄に思います。
ディープラーニングおよび関連技術の研究開発がより一層加速され、その卓越した成果が生まれることを心より期待しております。」 （TSMCジャパン株式会社 代表取締役社長 小野寺誠氏）
会社概要
アルチップ・テクノロジーズ・リミテッドは2003年に設立され、台湾・台北に本社を置くグローバルファブレス企業です。複雑かつ大規模なASIC/SoCを開発するシステム企業向けに、ASIC設計及び製造をトータルでサポートする半導体事業を展開しております。
会社名：アルチップ・テクノロジーズ・リミテッド
所在地：〈本社〉 9F., No.12, Wenhu St., Neihu Dist., Taipei, Taiwan 114
〈横浜オフィス〉 神奈川県横浜市港北区新横浜2-3-12 10F
代表：Johnny Shen（CEO）
URL：https://www.alchip.co.jp/
[画像1: https://prtimes.jp/i/53995/2/resize/d53995-2-164628-0.png ]
『MN-Core™』はPFNと国立大学法人 神戸大学（所在地：兵庫県神戸市、学長：武田 廣、以下、神戸大学）により共同開発されたディープラーニング・プロセッサーです。アルチップは自社の持つ高度な先端LSI(大規模集積回路)設計技術によりその要求性能達成に貢献しました。弊社が培ってきた技術は、スーパーコンピュータ、光ネットワーク機器類、AI、仮想通貨のマイニングマシンなど、より高い性能が求められるアプリケーションにおいて、独自のクロック設計及びタイミングクロージング手法により、要件を満たすパフォーマンスを実現しております。
今回の『MN-Core™』開発支援を弾みとして、今後も引き続き先端設計技術を駆使し、高性能なLSIの開発に貢献してまいります。
※MN-Core™は、株式会社Preferred Networksの日本及びその他の国における商標または登録商標です。
ディープラーニング・プロセッサー「MN-Core™（エムエヌ・コア）」
[画像2: https://prtimes.jp/i/53995/2/resize/d53995-2-694929-2.jpg ]
PFNと神戸大学が共同開発した 『MN-Core™』は、800mm^2という巨大なLSIダイ4つを、アルチップ独自のチップ間インターフェース技術を用いて接続し1パッケージ内に実装した革新的な先端LSIです。このLSIの開発において、アルチップは物理設計、試作、量産を担当し、より高い水準の電力性能を持つLSIを生み出すことに成功しました。この高性能プロセッサーは、TSMC（台湾積体電路製造）のプロセスを用いて開発され、内部に512個の演算ブロックを搭載します。ディープラーニング（深層学習）で必要な最適化された行列演算の専用回路を持ち、半精度の浮動小数点数演算で理論上1TFLOPS/W（1W当たりの演算性能）の電力効率を実現します。
計算機クラスタ「MN-3（エムエヌ・スリー）」
[画像3: https://prtimes.jp/i/53995/2/resize/d53995-2-243240-1.jpg ]
PFNの「MN-3」は、『MN-Core™』を計算アクセラレータとして採用した計算機クラスタです。GPGPUを用いた「MN-2」と共存する形でJAMSTEC横浜研究所シミュレータ棟に設置され、第一期構築分として48ノードで稼働しています。
計算ノードにはMN-Coreが4つ搭載され、今回Green500に向けた測定ではそれを40ノード、MN-Coreを計160個使用し、1Wあたりの計算速度は21.11GFLOPSを記録しました。
アルチップの技術について
『MN-Core™』は、フル・レチクル・サイズ（シリコンウエハに転写可能な最大サイズ）一杯にコアを搭載した非常に複雑なLSIです。この巨大LSIを開発するにあたり、いかにして電力を削減し熱対策をするか、組み立て信頼性を担保するか、4つのダイに対して効率よく試験をするかなど、開発経過において数多くの課題が持ち上がりました。「様々な要求や課題に対策をうちつつも、独自技術を用いて、最終的に期待に沿った仕様で完成に至ることができました。」と、弊社CEOのJohnny Shenはコメントしています。
■ユニークなクロック設計技術
→巨大チップにおけるバラつき回避と電力削減に大きく貢献。
■巨大なダイを4つ実装したパッケージ
→サイズが85x85mm、約6,400個のボール数に及び、その巨大パッケージをボードに実装するにあたって、開 発序盤からデイジーチェーンを駆使したメカニカルサンプルを開発し、慎重に実装実験や条件出しを繰り返し、懸念事項を排除。
■演算を司るプロセッサコアの繰り返し構成
→効率よくテストを実施しつつ、解析性やテスト品質を確保するため、本LSIに向けた独自のテスト回路設計を行い、回路冗長化テスト技術でチップの巨大化による歩留まり低下を回避。
■4つのダイ間のインターフェース接続
→アルチップのD2D(die-to-die)独自接続技術採用し、最小エリア及び最小電力で必要な帯域を確保することにも成功。
各社からのコメント
≪株式会社Preferred Networks≫
「アルチップの持つ先端LSI(大規模集積回路)開発技術は、『MN-Core™』開発において大きな役割を担いました。特に、深層学習において必要となる行列計算を高密度・低電圧に実装するための技術は必須でした。PFNはアルチップの協力により開発したMN-Coreを用いて、さらなる深層学習の研究開発を進めていきます。」 （執行役員計算基盤担当VP：土井裕介氏）
≪TSMC（台湾積体電路製造）≫
「日本のディープラーニング技術の研究開発および関連技術の実用化を進めるPFN社のハードウェア戦略の一翼をアルチップ社とともに担い、同チップの製造を担当するファウンドリとして大変光栄に思います。
ディープラーニングおよび関連技術の研究開発がより一層加速され、その卓越した成果が生まれることを心より期待しております。」 （TSMCジャパン株式会社 代表取締役社長 小野寺誠氏）
会社概要
アルチップ・テクノロジーズ・リミテッドは2003年に設立され、台湾・台北に本社を置くグローバルファブレス企業です。複雑かつ大規模なASIC/SoCを開発するシステム企業向けに、ASIC設計及び製造をトータルでサポートする半導体事業を展開しております。
会社名：アルチップ・テクノロジーズ・リミテッド
所在地：〈本社〉 9F., No.12, Wenhu St., Neihu Dist., Taipei, Taiwan 114
〈横浜オフィス〉 神奈川県横浜市港北区新横浜2-3-12 10F
代表：Johnny Shen（CEO）
URL：https://www.alchip.co.jp/
SEO関連
