SEOに関連するニュースリリースを公開しております。
最新のサービス情報を、御社のプロモーション・マーケティング戦略の新たな選択肢としてご活用下さい。
ザイリンクス、Vivado Design Suite 2013.3 が設計手法、次世代プラグ アンド プレイ IP およびパーシャルリコンフィギュレーションによって生産性を加速
[13/10/24]
提供元：PRTIMES
提供元：PRTIMES
Vivado Design Suite 2013.3 はデザイン フローを拡張し革新的なIP の使いやすさを実現
ザイリンクス社 (本社 : 米国カリフォルニア州サンノゼ、NASDQ : XLNX) は 10 月23 日 (米国時間)、UltraFast(TM) 設計手法 のサポートに加え、プラグ アンド プレイ IP のコンフィグレーション／インテグレーション／検証機能を向上させ、階層化デザイン フロー / パーシャルリコンフィギュレーションを新たに導入したVivado(R) Design Suite 2013.3 をリリースした。Vivado Design Suite はザイリンクスの All Programmable デバイスと同時最適化されており、プログラマブル デバイス業界において一世代先のパフォーマンスと生産性を実現できる。
■新たな UltraFast 設計手法 の自動化をサポート
デザイン サイクルを加速し予測可能とするため、Vivado Design Suite 2013.3 はUltraFast 設計手法の重要なポイントを自動化する機能を備えており、DRC (デザインルール チェック) の提供によりデザイン サイクルの最初から最後までエンジニアをガイドするほか、HDL および制約の各種テンプレートの提供により設計品質を最大限高めることができる。
■プラグ アンド プレイ IP のコンフィグレーション／インテグレーション／検証機能の向上
ザイリンクスのプラグ アンド プレイ IP 構想は、IP-XACT や IEEE 1735 暗号化、ABMA(R) AXI(TM)4 インターコネクト プロトコルといった業界標準を活用することによって IP のインテグレーションを加速している。今年になって Vivado DesignSuite は、IP Integrator 機能によって業界初のプラグ アンド プレイ IP インテグレーション デザイン環境を提供し、RTL デザインの生産性の限界を打ち破ることに成功している。
Vivado Design Suite 2013.3 リリースでは、IP インテグレーション機能を改善することで使い勝手が大幅に向上したほか、230 もの LogiCORE(TM)／SmartCORE(TM) IPコアを提供している。今回のアップグレードでは、デザインとザイリンクス IP の同時最適化をシステム全体にわたって行うこともできるようになった。例えば、Ethernet MAC や PCIe(R) といったコネクティビティ IP を利用すれば、デザイン全体を通じてクロッキング リソースをデザイナ間で共有することが可能である。また、IP のアップグレードにより、IP 内のトランシーバ デバッグ ポートへのトップレベル アクセスが容易になった。さらに、Vivado ロジック アナライザの新機能によって、ランタイムにおいてデザイナが自分の AXI システムに完全なリード／ライト アクセスを行えるようになった。先進的なトリガー機能を用いてハードウェア デバッグを行い、複雑なイベントを検出／把握することも可能になっている。
今回のリリースでは IP コンフィグレーション機能もアップグレードされ、リビジョン管理が容易になりパッケージングも向上したほか、CadenceのIncisive(R) Enterprise シミュレータおよび Synopsysの VCS(R) シミュレータを用いた検証フローも追加されている。
■新たな階層化デザイン フロー
Vivado Design Suite 2013.3 は、新たに導入された階層化フローとパーシャルリコンフィギュレーションによって複雑なシステムのインテグレーション、検証、インプリメンテーションをさらに加速できる。
新たに追加された「トップダウン モジュール リユース」フローは、各チームメンバーが完全に実装／検証されたサブシステムをデザインの他の部分とは別に開発／提供し、それらをトップレベルにおいて組み立てることを可能にする。これによって、インテグレーション作業中や、システムの他の部分のデザインが変更された場合でも、タイミング収束や検証サイクルを新たに追加する必要がなくなる。「ボトムアップモジュール リユース」フローも新たに利用できるようになった。これによりトップレベルのコンテクストから離れて IP の配置やルーティングができるため、保存した成果を複数のデザインで使い回すことが可能となり、デザインの再利用が容易になる。
Vivado Design Suite 2013.3 は、すでに多数の顧客が ISE Design Suite を用いて成功しているパーシャル リコンフィギュレーションもサポートしている。これによりFPGA のダウンタイムを発生させずにサブモジュールの変更をダイナミックに行うことが可能である。
Trendium 社のファームウェア エンジニアリング マネジャーであるスティーブンフレイ (Stephen Frey)氏は、「ザイリンクスが 7 シリーズ デバイス向けに Vivadoで提供しているパーシャル リコンフィギュレーションのおかげで、わが社はシステムオン チップによるリコンフィグレーション可能なモジュールを実現でき、同時に PCIeリンクの要件も維持することができました」と述べている。
■供給体制
ザイリンクスがどのようにして一世代先行を維持しているかについて詳しくは、japan.xilinx.com/download から Vivado Design Suite 2013.3 をダウンロードされたい。また、Vivado Design Suite のトレーニングにサインアップするか、オンライントレーニングをご覧頂きたい。加えて、UltraFast 設計手法 と、Vivado Design Suiteをベースとするターゲット リファレンス デザインを利用すれば、生産性を大幅に向上することができる。
■ザイリンクスについて
ザイリンクスは、All Programmable FPGA および SoC、3D IC の世界的なリーディングプロバイダーである。業界をリードするこれらデバイスを次世代設計環境および IP とともに提供することで、プログラマブル ロジックからプログラマブル システム インテグレーションまで、幅広いユーザー ニーズに応える。詳しい情報は、ウェブサイトjapan.xilinx.com で公開している。
※ザイリンクスの名称およびロゴ、Artix、ISE、Kintex、Spartan、Virtex、Zynq、Vivado、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。
ザイリンクス社 (本社 : 米国カリフォルニア州サンノゼ、NASDQ : XLNX) は 10 月23 日 (米国時間)、UltraFast(TM) 設計手法 のサポートに加え、プラグ アンド プレイ IP のコンフィグレーション／インテグレーション／検証機能を向上させ、階層化デザイン フロー / パーシャルリコンフィギュレーションを新たに導入したVivado(R) Design Suite 2013.3 をリリースした。Vivado Design Suite はザイリンクスの All Programmable デバイスと同時最適化されており、プログラマブル デバイス業界において一世代先のパフォーマンスと生産性を実現できる。
■新たな UltraFast 設計手法 の自動化をサポート
デザイン サイクルを加速し予測可能とするため、Vivado Design Suite 2013.3 はUltraFast 設計手法の重要なポイントを自動化する機能を備えており、DRC (デザインルール チェック) の提供によりデザイン サイクルの最初から最後までエンジニアをガイドするほか、HDL および制約の各種テンプレートの提供により設計品質を最大限高めることができる。
■プラグ アンド プレイ IP のコンフィグレーション／インテグレーション／検証機能の向上
ザイリンクスのプラグ アンド プレイ IP 構想は、IP-XACT や IEEE 1735 暗号化、ABMA(R) AXI(TM)4 インターコネクト プロトコルといった業界標準を活用することによって IP のインテグレーションを加速している。今年になって Vivado DesignSuite は、IP Integrator 機能によって業界初のプラグ アンド プレイ IP インテグレーション デザイン環境を提供し、RTL デザインの生産性の限界を打ち破ることに成功している。
Vivado Design Suite 2013.3 リリースでは、IP インテグレーション機能を改善することで使い勝手が大幅に向上したほか、230 もの LogiCORE(TM)／SmartCORE(TM) IPコアを提供している。今回のアップグレードでは、デザインとザイリンクス IP の同時最適化をシステム全体にわたって行うこともできるようになった。例えば、Ethernet MAC や PCIe(R) といったコネクティビティ IP を利用すれば、デザイン全体を通じてクロッキング リソースをデザイナ間で共有することが可能である。また、IP のアップグレードにより、IP 内のトランシーバ デバッグ ポートへのトップレベル アクセスが容易になった。さらに、Vivado ロジック アナライザの新機能によって、ランタイムにおいてデザイナが自分の AXI システムに完全なリード／ライト アクセスを行えるようになった。先進的なトリガー機能を用いてハードウェア デバッグを行い、複雑なイベントを検出／把握することも可能になっている。
今回のリリースでは IP コンフィグレーション機能もアップグレードされ、リビジョン管理が容易になりパッケージングも向上したほか、CadenceのIncisive(R) Enterprise シミュレータおよび Synopsysの VCS(R) シミュレータを用いた検証フローも追加されている。
■新たな階層化デザイン フロー
Vivado Design Suite 2013.3 は、新たに導入された階層化フローとパーシャルリコンフィギュレーションによって複雑なシステムのインテグレーション、検証、インプリメンテーションをさらに加速できる。
新たに追加された「トップダウン モジュール リユース」フローは、各チームメンバーが完全に実装／検証されたサブシステムをデザインの他の部分とは別に開発／提供し、それらをトップレベルにおいて組み立てることを可能にする。これによって、インテグレーション作業中や、システムの他の部分のデザインが変更された場合でも、タイミング収束や検証サイクルを新たに追加する必要がなくなる。「ボトムアップモジュール リユース」フローも新たに利用できるようになった。これによりトップレベルのコンテクストから離れて IP の配置やルーティングができるため、保存した成果を複数のデザインで使い回すことが可能となり、デザインの再利用が容易になる。
Vivado Design Suite 2013.3 は、すでに多数の顧客が ISE Design Suite を用いて成功しているパーシャル リコンフィギュレーションもサポートしている。これによりFPGA のダウンタイムを発生させずにサブモジュールの変更をダイナミックに行うことが可能である。
Trendium 社のファームウェア エンジニアリング マネジャーであるスティーブンフレイ (Stephen Frey)氏は、「ザイリンクスが 7 シリーズ デバイス向けに Vivadoで提供しているパーシャル リコンフィギュレーションのおかげで、わが社はシステムオン チップによるリコンフィグレーション可能なモジュールを実現でき、同時に PCIeリンクの要件も維持することができました」と述べている。
■供給体制
ザイリンクスがどのようにして一世代先行を維持しているかについて詳しくは、japan.xilinx.com/download から Vivado Design Suite 2013.3 をダウンロードされたい。また、Vivado Design Suite のトレーニングにサインアップするか、オンライントレーニングをご覧頂きたい。加えて、UltraFast 設計手法 と、Vivado Design Suiteをベースとするターゲット リファレンス デザインを利用すれば、生産性を大幅に向上することができる。
■ザイリンクスについて
ザイリンクスは、All Programmable FPGA および SoC、3D IC の世界的なリーディングプロバイダーである。業界をリードするこれらデバイスを次世代設計環境および IP とともに提供することで、プログラマブル ロジックからプログラマブル システム インテグレーションまで、幅広いユーザー ニーズに応える。詳しい情報は、ウェブサイトjapan.xilinx.com で公開している。
※ザイリンクスの名称およびロゴ、Artix、ISE、Kintex、Spartan、Virtex、Zynq、Vivado、その他本プレスリリースに記載のブランド名は米国およびその他各国のザイリンクスの登録商標または商標です。その他すべての名称は、それぞれの所有者に帰属します。
SEO関連
