SEOに関連するニュースリリースを公開しております。
最新のサービス情報を、御社のプロモーション・マーケティング戦略の新たな選択肢としてご活用下さい。
アルデック社、中国のFPGA Industry Development Forumにて2年連続で優秀FPGA設計検証ツール賞を受賞
[11/09/22]
提供元：共同通信PRワイヤー
提供元：共同通信PRワイヤー
2011年9月22日
アルデックジャパン株式会社
アルデック社、中国のFPGA Industry Development Forumにて2年連続で
優秀FPGA設計検証ツール賞を受賞
China - 2011年9月14日-電子設計検証における世界的な業界リーダである Aldec, Inc （以下アルデック）は、中国の電子情報リーダであるChina Electronics News (CEN) により再度表彰され、本年は2011年最優秀FPGA設計検証プラットフォームプロバイダ賞を受賞しました。半導体産業におけるトップコントリビュータとして認められたこの名誉ある賞は、中国西安市で開催された第3回FPGA Industry Development Forumにて授与されました。
フォーラムでの受賞は次の通りです。
最優秀FPGA設計検証プラットフォームプロバイダ・・・・・Aldec
最優秀FPGAテクノロジ・・・・・・・・・・・・・・・・・Xilinx と Altera
最優秀性能価格比率FPGA製品・・・・・・・・・・・・・・Microsemi - SmartFusion
最優秀ビデオ監視システムFPGAマーケットパフォーマンス・Lattice
最優秀FPGA設計検証プラットフォームプロバイダ賞により、従来のASICと比べて複雑である今日のFPGAデバイスの効果的な開発に必要となるすべてのツールを備えた、アルデックの設計検証プラットフォームの信頼性が評価されました。アルデックが提供するツールセットは、効率的な設計入力とドキュメント作成ツール、高速シミュレーション、リアルタイムのイン・ハードウェア・ エミュレーション、および全設計工程を通して主要な設計オブジェクトの解析と可視化に有効なデバッグツールを備えています。アサーション言語の包括的なサポート、先進的なコードおよびファンクション・カバレッジの解析機能、最新のHDLとHVL標準サポートの確約により、アルデックのお客様は、EDAコミュニティにより設けられる言語や手法に全く依存することがなくなります。
アルデックの副社長である David Rinehart は次のように述べています。「この名誉ある賞をアルデックが受けたことにより、非常に革新的でありながらも使い易い設計検証ソリューションを提供するアルデックの公約が、FPGA設計コミュニティの実際の要求と一致することが立証されました。VHDL、Verilog、SystemVerilogおよびSystemC 混在シミュレーションをサポートするアルデックの実証されたFPGA設計検証ソリューションが、中国のFPGA Industry Development Forumから、2年連続で最優秀として評価されていることを光栄に思います。」
アルデックジャパン株式会社
アルデック社、中国のFPGA Industry Development Forumにて2年連続で
優秀FPGA設計検証ツール賞を受賞
China - 2011年9月14日-電子設計検証における世界的な業界リーダである Aldec, Inc （以下アルデック）は、中国の電子情報リーダであるChina Electronics News (CEN) により再度表彰され、本年は2011年最優秀FPGA設計検証プラットフォームプロバイダ賞を受賞しました。半導体産業におけるトップコントリビュータとして認められたこの名誉ある賞は、中国西安市で開催された第3回FPGA Industry Development Forumにて授与されました。
フォーラムでの受賞は次の通りです。
最優秀FPGA設計検証プラットフォームプロバイダ・・・・・Aldec
最優秀FPGAテクノロジ・・・・・・・・・・・・・・・・・Xilinx と Altera
最優秀性能価格比率FPGA製品・・・・・・・・・・・・・・Microsemi - SmartFusion
最優秀ビデオ監視システムFPGAマーケットパフォーマンス・Lattice
最優秀FPGA設計検証プラットフォームプロバイダ賞により、従来のASICと比べて複雑である今日のFPGAデバイスの効果的な開発に必要となるすべてのツールを備えた、アルデックの設計検証プラットフォームの信頼性が評価されました。アルデックが提供するツールセットは、効率的な設計入力とドキュメント作成ツール、高速シミュレーション、リアルタイムのイン・ハードウェア・ エミュレーション、および全設計工程を通して主要な設計オブジェクトの解析と可視化に有効なデバッグツールを備えています。アサーション言語の包括的なサポート、先進的なコードおよびファンクション・カバレッジの解析機能、最新のHDLとHVL標準サポートの確約により、アルデックのお客様は、EDAコミュニティにより設けられる言語や手法に全く依存することがなくなります。
アルデックの副社長である David Rinehart は次のように述べています。「この名誉ある賞をアルデックが受けたことにより、非常に革新的でありながらも使い易い設計検証ソリューションを提供するアルデックの公約が、FPGA設計コミュニティの実際の要求と一致することが立証されました。VHDL、Verilog、SystemVerilogおよびSystemC 混在シミュレーションをサポートするアルデックの実証されたFPGA設計検証ソリューションが、中国のFPGA Industry Development Forumから、2年連続で最優秀として評価されていることを光栄に思います。」
SEO関連
